Electroniique Bac+5 , niveau Master degree, Level Master in electronics

Module d’Electronique

Représentation des nombres

+ Numération dans le système décimal (base 10)

Module of Electronics

Representation of the numbers

+ Numeration in the decimal system (base 10)

10 chiffres sont utilisés : 0 à 9.
Un nombre se décompose de la façon suivante :

10 nombers are used in the integer base 10 are : 0 to 9.

A number of base 10 decomposes in the following way:

4792 = 4×1000 + 7×100 + 9×10 + 2×1

567   = 5×100    + 6×10   + 7×1

++ Généralisation : numération en base B

Dans la base B, B chiffres sont utilisés.

++ Generalization: numeration in base (basis) B

In the base(basis B), B figures are used.

(a_n a_n-1 a_n-2 a_n-3…. a₀ )_B = a_n Bⁿ + a_n-1 B^n-1 + a_n-2 B^n-2  +… + a₀ B⁰

B=10 : base 10 (utilisée par l’homme)

the integer and the base 10 used by humains is:

(4792)10 = 4×10³ + 7×10² + 9×10¹ + 2×10⁰

(567)10 =   5×10²  + 6×10¹ + 7×10⁰

B=2 : base binaire (utilisée par les systèmes numériques)

B=2: binary base (used by digital systems)

C’est la base la plus simple :
deux chiffres (ou bits : binary digits) 0 et 1.

It is the simplest base (basis):

Two nombers used (or bits: binary digits) 0 and 1.

(10010011)2 = 1×2⁷ +0×2⁶ +0×2⁵ +1× 2⁴+0×2³ +0×2² + 1×2¹ + 1×2⁰
= 128 + 16 + 2 + 1
= (147)10

(10011)2 = 1× 2⁴+0×2³ +0×2² + 1×2¹ + 1×2⁰
= 16 + 2 + 1
= (19)10

Remarque : un byte (ou octet) est une information de 8 bits.

Remark:     1 byte is 8 bits.

+++ Changement de base

Passage du système décimal vers le système binaire

On décompose le nombre en puissance de 2 :

+++ Basic change

Passage of the decimal system towards the binary system

We decompose the number into power of 2:

1, 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024 …
(29)10 = 16 + 8 + 4 + 1 = (11101)2

++++Equation logique (ou équation booléenne) :

s = a ET b
On utilise le symbole ⋅ pour désigner la fonction logique ET
(ne pas confondre avec la multiplication) :

s = a ⋅ b

++++ Logical equation (or boolean equation):

S = a AND b

We use the symbol · to indicate the logical function AND  with the multiplication):

S = a · b

Autre écriture : s = ab

Equation logique s = a OU b

the logical fonction Or is S = a or b, S =a+b

On utilise le symbole + pour désigner la fonction logique OU
(ne pas confondre avec l’addition) : s = a + b

• Fonction logique NON
Je ne vais pas au cinéma ce soir si Emma vient.
Equation logique s = NON e
On utilise la barre de complément pour désigner la fonction NON :
     

_

s = e

Equation logique s = a ⊕ b
Le signe ⊕ désigne la fonction logique OU exclusive.

the signe of XOR is used S =a ⊕ b 

Fig-1

                                         Fig-2

                                                                                                                         __        __

Équation booléenne de la sortie : s = ab + ab

Remarque : il s’agit aussi de la fonction OU exclusif :

                                           __        __

Boolean equation of   S = ab + ab

Remark: it is also about the function OR exclusive:

      _      _

S=ab + ba = a ⊕ b

                                       Fig - 3

+++- Application à la simplification ou transformation d’expressions logiques

+++- Application in the simplification or the transformation of logical expressions

Exemple
      _    _          _

s = a b c + a b c
       _      _

  = bc(a+a)

          _

   = 1⋅ bc
        _

s =  bc

+=+ Circuits intégrés logiques

+=+Logical integrated circuits.

En électronique, des C.I. spécialisés permettent de réaliser les fonctions logiques.
Il existe deux grandes familles de C.I. logiques.

-Famille TTL

La famille TTL (Transistor Transistor Logic) est fabriquée avec des transistors bipolaires.
En logique TTL-standard :
Tension d’alimentation : Vcc = (5 ± 0,25) V
En entrée : 0 à 0,8 V : niveau logique 0
                     2 à 5 V : niveau logique 1
En sortie : 0 à 0,4 V : niveau logique 0
                   2,4 à 5 V : niveau logique 1

Exemple : circuit intégré 7400

Ce circuit dispose de quatre fonctions (ou portes) logiques NON ET (NAND) à 2 entrées :

In electronics, specialized C.I. allows to realize the logical 

functions(offices).

There are two big families of logical C.I..

- TTL family

The TTL family (Transistor Transistor Logic) is made with 

bipolar transistors.

In logic TTL-standard:

Power supply voltage: Vcc = (5 ± 0,25) V

input: 0 - 0,8 V: logical level 0

            2 - 5 V: logical level 1

output: 0 - 0,4 V: logical level 0

            2,4 - 5 V: logical level 1

Example: integrated circuit 7400

This circuit has four functions(offices) (or doors) logics NOT 

AND ( NAND) in 2 entrances(entries):

                                              Fig-4

                 Fig-5 NAND Circiut, circuit logique NAND

--  Famille CMOS
La famille CMOS (Complementary Metal Oxide Semiconductor) est fabriquée avec des transistors MOSFET.

Tension d’alimentation : 3 à 18 V

Exemple : circuit intégré 4069B (fig. 4 et 5)
Ce circuit contient six portes inverseuses NON 

-- CMOS family The CMOS family (Complementary Metal Oxide Semiconductor) is made with transistors MOSFET.

Power supply voltage: 3 to 18 V Exemple: integrated circuit 4069B (fig. 4 and 5) This circuit contains six doors inverseuses NOT

                         Fig- 6 inverseur, not circuit

            Fig - 7,     6 - portes inverseurs, 6 gates Not circuits

Remarque : les familles CMOS et TTL ne sont pas compatibles.

Remark: the CMOS family is not compatible and not adapted to used with TTL circuits.

++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

Mise en équation et réalisation des fonctions logiques

A.   Définition du cahier des charges

On nous demande de réaliser un petit automatisme combinatoire qui comporte trois entrées a b
c et une sortie f. Le cahier des charges nous décrit le fonctionnement ci-après :

  La sortie f doit être active lorsque :
  • Les trois capteurs associés aux entrées a b c sont à l'état logique 0    simultanément
  • Le capteur associé à l'entrée c est à l'état logique 1 et le capteur associé à l'entrée b est à 0
  • Le capteur associé à l'entrée b est le seul à l'état logique 1

the realization of the logical functions

A. Definition of the specifications

We ask us to realize a small combinatorial automatism which 

contains three inputs has a, b, c and an output f. 

The specifications describe us the functioning below:

The output f must be active when:

+ three sensors associated to input the ABC are 

in the logical state 0 simultaneously

++ The sensor associated with the input c is in the 

logical state 1 and the sensor associated with the 

input b is 0

+++ The sensor associated with the entrance(entry) b is the only one in the logical state 1

B.   Représentation par table de vérité

La table de vérité d'un système combinatoire (combinatoire : la variable de sortie dépend exclusivement de l’état des variables d’entrées) est constituée d'un nombre de colonne égale au
nombre de variables d'entrée, plus une correspondant à la variable de sortie. Le nombre de ligne est égal au nombre total de combinaison des variables d'entrées, à savoir : 2nbr d’entrées

B. Representation by truth table

The truth table of a combinatorial system (combinatorial: the variable of exit depends exclusively on the state of the variables of entrances) is established by a number of equal column among variables of entrance, more one corresponding to the variable of exit. The number of line is equal to the total number of combination of the variables of entrances, worth knowing: 2nbr of entrances

Nombre de variables d'entrés
                                                                       Nombre de lignes
1                                                                        2
2                                                                        4
3                                                                        8
4                                                                        16
5                                                                        32
6                                                                        64

a  b  c         f

0  0  0        1

0  0  1        1

0  1  0        1

0  1  1        0

1  0  0        0

1  0  1        1

1  1   0       0

1  1   1       0

On cherche dans le tableau les états où f est à 1 puis on regarde la combinaison des entrées permettant cet état. S’il y a un 1 sous la variable on prend cette variable, par contre s’il y a un 0 on prend le complément de cette variable.

 Les différentes variables doivent être positionnées ensembles ce qui se traduit par un ET entre les différentes variables.

Par contre la sortie f est à 1 pour quatre combinaisons des variables d’entrées. 

On reliera donc les quatre équations par un OU entre les différents groupements.

 Ceci donne l’équation suivante :

We look in the picture(board) for the states where f is 1 then we look at the combination(overall) of entrances(entries) allowing this state. If there is one 1 under the variable we take this variable, on the other hand if there is one 0 we take the complement to this variable.

The various variables must be positioned sets(groups) what is translated by one AND between the various variables.
On the other hand the exit(release) f is 1 for four combinations(overalls) of the variables of entrances(entries). 

We shall thus bind four equations by one OR(WHERE) between the various groupings.

This gives the following equation:

     _   _   _      _  _          _     _       _

f = a . b.  c  +  a .b .c  +  a.b .c +  a.b.c

C.   Réalisation à l'aide de portes logiques :
Il est alors possible de réaliser cette fonction à l'aide de portes :

C. Realization by means of logical gates:

     It is then possible to realize this function by using logic gates and circuits:

                                                  Fig- 8

D.   Simplification mathématique de l'équation
Le type de réalisation précédant nécessite un nombre important de portes logiques, alors que la fonction f peut être simplifiée mathématiquement en utilisant les propriétés de l’algèbre
binaire :

D. Mathematical simplification of the equation
The type(chap) of preceding realization requires a significant number of logical doors, while the function(office) f can be mathematically simplified by using the properties of the algebra
Binary:

      _   _   _      _  _          _     _       _

f = a . b.  c  +  a .b .c  +  a.b .c +  a.b.c

     _ _  _           _      _

f =a.c (b + b) + b.c (a + a)

     _  _   _

f = a.c + b.c

Ce qui nous conduit à une réalisation plus simple :

More simple after using simpification by method of Karnough.

                                                                           Fig-9

E.   La méthode de KARNAUGH permet la simplification des équations logiques pour des systèmes comportants jusqu'à 5 entrées.

On trace un tableau où chaque case correspond à une combinaison logique des entrés, et où l'on passe d'une colonne ou d'une ligne à l'autre en ne modifiant qu'une variable d'entrée. On remplit alors le tableau à l'aide de la table de vérité, puis on regroupe les cases contiguës par multiple
de 2n (1, 2, 4, 8…) contenant la valeur de sortie "1". On ne retient alors que la somme des produits de variables correspondant aux variables d'entrés ne changeant pas d’état. 


E. The method of KARNAUGH allows the simplification of the logical equations for comportants systems up to 5 entrances(entries). 

We draw a picture(board) where every compartment corresponds to a logical combination(overall) of the entered, and where we pass of a column or from a line to the other one by modifying only a variable of entrance(entry). 

We fill(perform) then the picture(board) by means of the truth table, then we group(include) the akin compartments by multiple of 2n (1, 2, 4, 8) containing the value of exit(release) " 1 ".

 We hold(retain) while the sum of the products of variables corresponding to the variables of entered not changing a state.

Fig-10

Aléas de propagation

Il arrive malheureusement qu'une simplification trop poussée entraîne des erreurs de fonctionnement nommées ALEA DE PROPAGATION.

                                                       Fig-11

Un tel ALEA se produit lorsque, dans un tableau de KARNAUGH, deux regroupements ont des cases adjacentes.

 Il peut alors être nécessaire de réaliser des regroupements redondants.

Pratiquement on cherche souvent à réaliser la synthèse d’un système logique avec un seul type de fonction logique (dans l’exemple qui suit des portes NAND à 2 entrées). Il faut donc faire apparaître l’équation sous une forme directement transposable en schéma,

 C’est l’équation de départ.
           _   _       _

f  = a .c + b. c

Deux complémentations ne changent pas l’équation mais font apparaître une forme directement exploitable.

      

     

                     _    _       _

f  = a .c + b. c

 

         _    _       _

f = a .c + b. c

Une modification d’écriture en utilisant le théorème de De Morgan.

         _    _        _

f = a .c  .  b. c

+++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++

Je vous souhaite savoir et développer vous compétences.

Et utiliser ces cours en développement électronique numérique.

Ecrire et développer par M.Micheal ARMANIOUS.

I hope you using this courses in electronics and microelectronics,

developping, in research and in electronic applications using digital simplification and new digital methods with digital gates nand, or, mux,...

Developped and had been written by Mr. Micheal ARMANIOUS.

Thank you using your time in good things.